我校信息科學與工程學院集成電路團隊提出一種具有超低導通電阻的橫向雙擴散金屬氧化物場效應晶體管（LDMOS）器件結構，在保證器件工藝兼容性的前提下，實現了擊穿電壓和導通電阻的同步提升，綜合性能達到世界先進水平。近日，相關成果以“An Ultralow Ron,sp Accumulation LDMOS with High Process and Application Compatibility”為題發表于功率器件領域頂級期刊IEEE Electron Device Letters，論文第一單位為濟南大學信息科學與工程學院、山東省泛在智能計算重點實驗室（籌），李陽教授為通訊作者，張春偉為第一作者。

LDMOS具有耐壓能力強、電流密度大、可集成的優點，是電源管理芯片、驅動芯片等高壓集成電路不可或缺的核心元器件，對相關芯片的性能具有關鍵性影響，廣泛應用于各類電氣設備的電源系統，對我國能源轉換效率和節能減排具有重要作用，其關鍵核心技術研究受到了學術界和產業界的廣泛關注。該工作針對LDMOS的耐壓能力和導通電阻兩大相互制約的關鍵指標，提出了一種同步優化改進的設計技術。

團隊針對LDMOS器件漂移區摻雜濃度使器件耐壓能力和導通電阻此消彼漲、無法同時提升的關鍵問題，提出利用感應電荷代替雜質電離電荷控制器件載流子和電場分布的策略，通過引入連接系統VDD的積累電極控制浮空感應場板，使其在器件耐壓狀態下感應負電荷、調制電場分布，在器件導通狀態下感應正電荷、感應增加漂移區載流子濃度，從而實現器件的擊穿電壓和導通電阻同步提升，突破了耐壓能力和導通電阻相互制約的問題。基于600V耐壓等級的LDMOS實驗結果顯示，器件在關態下實現了均勻的電場分布，耐壓能力提升11.7%，同時，器件工作于VDD= 600V系統的導通電阻降低了60.1%，器件綜合性能（FOM）提升211.1%達到世界先進水平。該新型器件結構與現有制備工藝完全兼容，同時也與系統應用兼容，相比其他技術在成本和兼容性方面具有明顯的優勢，對未來功率器件發展具有重要推動作用。

超低導通電阻積累型LDMOS器件結構示意圖

耐壓能力和導通電阻測試結果

濟南大學集成電路團隊主要開展功率半導體器件、神經形態器件、憶阻器、柔性傳感器、模擬集成電路、智能感知系統等新型器件、電路及系統研究。該工作得到了國家自然科學基金、山東省泰山學者人才工程、山東省高等學校青年創新團隊等項目的支持。

撰稿：張春偉      編輯：劉孟頔      編審：張偉